High Performance 32 bit Cache Controller 82385は、386システムのキャッシュメモリコントローラとして開発されました。で、写真。
2個並んでいるけど、特に左側。SAMPLEと刻印されているこれは何でしょう。まぁ、これらは新品で購入したわけでなく、共にジャンクだけど、手に入れた当時、一瞬ほんとにいいのかと思ってしまった。
キャッシュメモリは主記憶とプロセッサの間に配置して、遅い主記憶と高速の命令／データ読み込みを要求するプロセッサの速度のアンバランスを補うための高速のメモリです。プロセッサとキャッシュメモリの間は、特に高速のデータ転送が必要とされるので、LSIの集積度が上がるにつれてプロセッサチップの上にキャッシュメモリが搭載されるようになってきました。LSI外部のデータ転送は、同一チップ内のデータ転送より1桁くらい遅くなってしまうので、当然のことではあります。ただ、386の時代に同じことを行おうとすると、困った課題がありました。集積度？もちろん、それも問題なのですが、CPUをはじめとするランダムロジック回路のLSIと、メモリLSIは製法が異なっているので、同一チップに搭載するのは当時の技術では困難だったのです。というのも、メモリは大容量こそが重要で、1 bitを記憶する回路が果てしなく繰り返された配線パターンなので、それを支えるような専用の加工技術が発達してしまいました。逆にいえば、CPUと同じ加工技術でメモリ回路を組むと容量も小さく消費電力などの性能が劣ってしまう結果になりがちです。一部をメモリLSIと同じように加工して、残りの場所をランダムロジック回路に適したように加工すると、それぞれで不良が生じる可能性があるわけで、不良率が跳ね上がります。もちろん、徐々にこれらの問題点は解決していって、現在ではかなり大容量のキャッシュメモリがプロセッサチップ内に集積されるようになりました。が、当時は無理だったと。しかも、CPUに搭載するのが無理なだけじゃなくて、外部のキャッシュメモリ回路も、メモリ部分とキャッシュメモリ制御用のランダムロジック回路は別々のLSIにする必要があって、この82385はキャッシュメモリ制御部分だけが独立して集積されたLSIになったというわけです。